XC2V1500-5FG676C XILINX Układ scalony Virtex FPGA XC2V1500-5FG676I

XC2V1500-5FG676C Seria Virtex XILINX Układ FPGA XC2V1500-5FG676I

XC2V1500-5FG676C Seria Virtex XILINX Układ FPGA XC2V1500-5FG676I

Układ scalony FPGA serii Virtex XILINXOpis :

Rodzina Virtex FPGA zapewnia wysokowydajne, programowalne rozwiązania logiczne o dużej pojemności.Drastyczny wzrost wydajności krzemu wynika z optymalizacji nowej architektury pod kątem wydajności lokalizacji i trasy oraz wykorzystania agresywnego procesu CMOS z pięciowarstwowym metalem 0,22 μm.Te postępy sprawiają, że układy Virtex FPGA są potężnymi i elastycznymi alternatywami dla programowanych przez maskę macierzy bramek.Rodzina Virtex składa się z dziewięciu członków przedstawionych w tabeli 1. Opierając się na doświadczeniu zdobytym podczas poprzednich generacji układów FPGA, rodzina Virtex stanowi rewolucyjny krok naprzód w projektowaniu logiki programowalnej.Łącząc szeroką gamę programowalnych funkcji systemu, bogatą hierarchię szybkich i elastycznych zasobów połączeń oraz zaawansowaną technologię procesową, rodzina Virtex zapewnia szybkie i wydajne programowalne rozwiązanie logiczne, które zwiększa elastyczność projektowania przy jednoczesnym skróceniu czasu wprowadzenia produktu na rynek .

Rodzina Spartan® i Spartan-XL FPGA to rozwiązanie FPGA przeznaczone do produkcji na dużą skalę, które spełnia wszystkie kluczowe wymagania dotyczące wymiany ASIC do 40 000 bramek.Wymagania te obejmują wysoką wydajność, wbudowaną pamięć RAM, podstawowe rozwiązania i ceny, które w dużych ilościach zbliżają się i w wielu przypadkach są równoważne z zaprogramowanymi maskami urządzeń ASIC.Dzięki uproszczeniu zestawu funkcji serii Spartan, wykorzystaniu zaawansowanych technologii procesowych i skupieniu się na zarządzaniu kosztami całkowitymi, seria Spartan zapewnia kluczowe funkcje wymagane przez ASIC i innych użytkowników układów logicznych o dużej objętości, unikając jednocześnie kosztów początkowych, długich cykli rozwoju i nieodłącznego ryzyka konwencjonalnych ASIC.Rodziny Spartan i Spartan-XL w serii Spartan składają się z dziesięciu członków, jak pokazano w Tabeli 1. Funkcje FPGA Spartan/Spartan-XL Uwaga: Urządzenia z serii Spartan opisane w tym arkuszu danych obejmują rodzinę Spartan 5 V i Spartan 3,3 V. Rodzina XL.Zobacz oddzielne arkusze danych dla bardziej zaawansowanych członków serii Spartan.• Pierwszy zastępczy układ FPGA ASIC do produkcji wielkoseryjnej z wbudowaną pamięcią RAM • Gęstość do 1862 komórek logicznych lub 40 000 bramek systemowych • Zoptymalizowany zestaw funkcji oparty na architekturze XC4000 • Wydajność systemu przekraczająca 80 MHz • Szeroki zestaw predefiniowanych rozwiązań AllianceCORE i LogiCORE™ dostępne • Nieograniczona możliwość przeprogramowania • Niski koszt.

Funkcje na poziomie systemu - Dostępne w wersjach 5 V i 3,3 V - Wbudowana pamięć SelectRAM™ - Pełna zgodność z PCI - Pełna możliwość odczytu zwrotnego do weryfikacji programu i obserwacji wewnętrznych węzłów - Dedykowana szybka logika przenoszenia - Możliwość wewnętrznej magistrali 3-stanowej - Osiem globalny zegar o niskim skosie lub sieci sygnałowe - Logika Boundary Scan zgodna ze standardem IEEE 1149.1 - Niedrogie plastikowe opakowania dostępne we wszystkich gęstościach - Kompatybilność z popularnymi opakowaniami • W pełni obsługiwany przez potężny system programistyczny Xilinx ISE® Classics - W pełni automatyczne mapowanie, rozmieszczanie i trasowanie Dodatkowe cechy rodziny Spartan-XL • Zasilanie 3,3 V dla niskiego poboru mocy z wejściami/wyjściami tolerującymi napięcie 5 V • Wejście wyłączania • Wyższa wydajność • Szybsza logika przenoszenia • Bardziej elastyczna, szybka sieć zegara • Możliwość zatrzaskiwania w konfigurowalnych blokach logicznych • Wejście szybkiego zatrzasku przechwytywania • Opcjonalny generator funkcji MUX lub 2-wejściowy na wyjściach • Wyjście 12 mA lub 24 mA • Zgodne z PCI 5 V i 3,3 V • Ulepszone skanowanie granic • Tryb ekspresowy cokonfiguracja

Rodzina programowalnych macierzy bramek Spartan®-3A (FPGA) rozwiązuje problemy projektowe w większości zastosowań elektronicznych o dużej objętości, wrażliwych na koszty i intensywnie korzystających z wejść/wyjść.Rodzina pięcioczłonowa oferuje gęstość w zakresie od 50 000 do 1,4 miliona bramek systemowych, jak pokazano w Tabeli 1. Układy FPGA Spartan-3A są częścią rodziny Extended Spartan-3A, która obejmuje również nielotne Spartan-3AN i wyższe FPGA o gęstości Spartan-3A DSP.Rodzina Spartan-3A bazuje na sukcesie wcześniejszych rodzin Spartan-3E i Spartan-3 FPGA.Nowe funkcje poprawiają wydajność systemu i zmniejszają koszty konfiguracji.Te ulepszenia rodziny Spartan-3A, w połączeniu ze sprawdzoną technologią procesu 90 nm, zapewniają większą funkcjonalność i przepustowość w przeliczeniu na dolara niż kiedykolwiek wcześniej, ustanawiając nowy standard w branży logiki programowalnej.Ze względu na wyjątkowo niski koszt, FPGA Spartan-3A idealnie nadają się do szerokiej gamy zastosowań elektroniki użytkowej, w tym dostępu szerokopasmowego, sieci domowych, wyświetlania/projekcji i sprzętu telewizji cyfrowej.Rodzina Spartan-3A jest doskonałą alternatywą dla układów ASIC z programowaniem maskującym.Układy FPGA pozwalają uniknąć wysokich kosztów początkowych, długich cykli rozwojowych i nieodłącznej nieelastyczności konwencjonalnych układów ASIC oraz pozwalają na modernizację projektów w terenie.

XILINX Virtex™ 2.5 V Field Programmable Gate Arrays Karta katalogowa rodzin FPGA (niektóre produkty są przestarzałe/nieaktualne, zapraszamy do kontaktu pod adresem ic@icschip.com, aby uzyskać więcej informacji)

Wstęp :

Cechy:

Szybkie, programowalne macierze bramek o dużej gęstości - Gęstości od 50 tys. do 1 mln bramek systemowych - Wydajność systemu do 200 MHz - Zgodność z PCI 66-MHz - Możliwość wymiany na gorąco dla Compact PCI • Wielostandardowe interfejsy SelectIO™ - 16 wysokowydajnych interfejsów Standardy - Łączy się bezpośrednio z urządzeniami ZBTRAM • Wbudowane obwody zarządzania zegarem - Cztery dedykowane pętle z blokadą opóźnienia (DLL) dla zaawansowanej kontroli zegara - Cztery główne globalne sieci dystrybucji zegara o niskim skosie plus 24 drugorzędne lokalne sieci zegara • Hierarchiczny system pamięci - LUT konfigurowalne jako 16-bitowa pamięć RAM, 32-bitowa pamięć RAM, 16-bitowa dwuportowa pamięć RAM lub 16-bitowy rejestr przesuwny - Konfigurowalne synchroniczne dwuportowe 4k-bitowe pamięci RAM - Szybkie interfejsy do zewnętrznych wysokowydajnych pamięci RAM • Elastyczna architektura który równoważy prędkość i gęstość - Dedykowana logika przenoszenia do szybkiej arytmetyki - Dedykowana obsługa mnożników - Łańcuch kaskadowy dla funkcji o szerokim zakresie wejściowym - Obfite rejestry/zatrzaski z włączaniem zegara oraz podwójne ustawianie synchroniczne/asynchroniczne i resetowanie -Wewnętrzna magistrala trójstanowa — Logika skanowania granic IEEE 1149.1 — Dioda czujnika temperatury matrycy • Obsługiwana przez FPGA Foundation™ i Alliance Development Systems — Pełna obsługa bibliotek zunifikowanych, makr rozmieszczonych relacyjnie i menedżera projektów — Szeroki wybór platform PC i stacji roboczych • Konfiguracja wewnątrzsystemowa oparta na pamięci SRAM - Nieograniczona możliwość ponownego programowania - Cztery tryby programowania • 5-warstwowy proces obróbki metalu 0,22 μm • W 100% testowany fabrycznie.

Cechy:

• Bardzo tanie, wysokowydajne rozwiązanie logiczne do zastosowań o dużej objętości i opłacalności

• Dwuzakresowe zasilanie VCCAUX upraszcza konstrukcję tylko 3,3 V

• Tryby wstrzymania i hibernacji zmniejszają moc systemu

• Wielonapięciowe, wielostandardowe styki interfejsu SelectIO™

• Do 502 pinów we/wy lub 227 par sygnałów różnicowych

• LVCMOS, LVTTL, HSTL i SSTL z jednym zakończeniem we/wy

• Sygnalizacja 3,3 V, 2,5 V, 1,8 V, 1,5 V i 1,2 V

• Wybieralny napęd wyjściowy, do 24 mA na pin

• Standard QUIETIO redukuje hałas przełączania I/O

• Pełna kompatybilność 3,3 V ± 10% i zgodność z funkcją hot swap.

• Szybkość transmisji danych 640+ Mb/s na różnicowe we/wy

• Różnicowe we/wy LVDS, RSDS, mini-LVDS, HSTL/SSTL ze zintegrowanymi różnicowymi rezystorami końcowymi

• Ulepszona obsługa podwójnej szybkości transmisji danych (DDR)

• Obsługa DDR/DDR2 SDRAM do 400 Mb/s

• W pełni zgodna obsługa 32-/64-bitowej technologii PCI® 33/66 MHz

• Obfite, elastyczne zasoby logiczne • Gęstość do 25 344 komórek logicznych, w tym opcjonalny rejestr przesuwny lub obsługa rozproszonej pamięci RAM

• Wydajne szerokie multipleksery, szeroka logika

• Szybka logika przenoszenia z wyprzedzeniem

• Ulepszone mnożniki 18 x 18 z opcjonalnym potokiem

• Port programowania/debugowania IEEE 1149.1/1532 JTAG

• Hierarchiczna architektura pamięci SelectRAM™

• Do 576 Kb szybkiej pamięci RAM blokowej z możliwością zapisu bajtów dla aplikacji procesorowych

• Do 176 Kb wydajnej rozproszonej pamięci RAM

• Do ośmiu menedżerów zegara cyfrowego (DCM)

• Eliminacja przekrzywienia zegara (pętla blokady opóźnienia)

• Synteza częstotliwości, mnożenie, dzielenie

• Przesunięcie fazowe o wysokiej rozdzielczości

• Szeroki zakres częstotliwości (od 5 MHz do ponad 320 MHz)

• Osiem globalnych sieci zegarów o niskim skosie, osiem dodatkowych zegarów na pół urządzenia oraz obfity routing o niskim skosie

• Interfejs konfiguracyjny do standardowych pakietów PROM

• Niedrogi, zajmujący mało miejsca interfejs SPI Serial Flash PROM

• x8 lub x8/x16 BPI równolegle NOR Flash PROM

• Tania platforma Flash Xilinx® z JTAG

• Unikalny identyfikator DNA urządzenia do uwierzytelniania projektu

• Załaduj wiele strumieni bitów pod kontrolą FPGA

• Pokonfiguracyjne sprawdzanie CRC

• Kompletna obsługa oprogramowania systemu programistycznego Xilinx ISE® i WebPACK™ oraz zestaw startowy Spartan-3A

• Wbudowane procesory MicroBlaze™ i PicoBlaze

• Niedrogie opakowania QFP i BGA, opcje bez Pb

• Wspólne ślady ułatwiają migrację gęstości

• Kompatybilny z wybranymi nieulotnymi układami FPGA Spartan-3AN

• Kompatybilny z układami FPGA Spartan-3A DSP o większej gęstości

• Dostępna wersja XA Automotive

Produkty powiązane :

Stan FPGA Spartan-3A

XC3S50A Produkcja

Produkcja XC3S200A

Produkcja XC3S400A

Produkcja XC3S700A

Produkcja XC3S1400A

XC3S50A -4 Standardowa wydajność VQ100/ VQG100 100-stykowa Bardzo cienka poczwórna płaska paczka (VQFP) C Komercyjna (0°C do 85°C)

XC3S200A –5 Wysoka wydajność (tylko wersja komercyjna) TQ144/ TQG144 Cienka, poczwórna płaska paczka 144-stykowa (TQFP) I Przemysłowa (od –40°C do 100°C) XC3S400A FT256/FTG256 256-kulowa matryca cienkiej kulki o drobnej podziałce (FTBGA) )

XC3S700A FG320/ FGG320 320-kulkowa matryca kulkowa o drobnym skoku (FBGA)

XC3S1400A FG400/ FGG400 400-kulowa matryca kulkowa o drobnym skoku (FBGA)

XC3S1400A FG484/ FGG484 484-kulki z drobnym skokiem kulek (FBGA)

XC3S1400A FG676 FGG676 676-kulkowa siatka kulowa o drobnym skoku (FBGA)

XC3S50(2) 50 tys. 1728 16 12 192 12 tys. 72 tys. 4 2 124 56

XC3S200(2) 200 tys. 4320 24 20 480 30 tys. 216 tys. 12 4 173 76

XC3S400(2) 400 tys. 8,064 32 28 896 56 tys. 288 tys. 16 4 264 116

XC3S1000(2) 1M 17280 48 40 1920 120K 432K 24 4 391 175

XC3S1500 1,5M 29 952 64 52 3328 208K 576K 32 4 487 221

XC3S2000 2M 46 080 80 64 5 120 320 K 720 K 40 4 565 270

XC3S4000 4M 62 208 96 72 6912 432K 1728K 96 4 633 300

XC3S5000 5M 74.880 104 80 8.320 520K 1872K 104 4 633 300

Aby uzyskać więcej informacji na temat dostępności w magazynie rodziny Spartan-3A FPGA, wyślij e-mail: ic@icschip.com

Powiązane produkty z serii XILINX Spartan i Spartan-3: