EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Układy scalone IC MAX 7000A Programowalne urządzenie logiczne

EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Układy scalone IC

Programowalne urządzenie logiczne MAX 7000A

Numer części powiązanej EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE CPLD INTEL IC

Architektura MAX 7000A obejmuje następujące elementy:

■ Bloki tablic logicznych (LAB) ■ Makrokomórki ■ Terminy dotyczące produktów rozszerzających (współdzielone i równoległe)

■ Programowalna macierz połączeń

■ Bloki sterujące we/wy Architektura MAX 7000A obejmuje cztery dedykowane wejścia, które mogą być używane jako wejścia ogólnego przeznaczenia

lub jako szybkie, globalne sygnały sterujące (zegar, kasowanie i dwa sygnały wyjściowe) dla każdej makrokomórki i pinu I/O.

Cechy:

■ Wysokowydajne programowalne urządzenia logiczne (PLD) oparte na 3,3 V EEPROM zbudowane na architekturze Multiple Array MatriX (MAX®) drugiej generacji (patrz Tabela 1)

■ Programowalność w systemie 3,3 V (ISP) dzięki wbudowanemu standardowi IEEE Std.1149.1 Interfejs Joint Test Action Group (JTAG) z zaawansowaną funkcją blokowania pinów – obwody MAX 7000AE programowalności w systemie (ISP) zgodne ze standardem IEEE Std.1532 – urządzenia EPM7128A i EPM7256A Obwody ISP zgodne z IEEE Std.1532

■ Wbudowany obwód testowy skanowania granicznego (BST) zgodny z normą IEEE Std.1149.1

■ Obsługuje JEDEC Jam Standard Test and Programming Language (STAPL) JESD-71

■ Udoskonalone funkcje ISP – Ulepszony algorytm ISP do szybszego programowania (z wyjątkiem urządzeń EPM7128A i EPM7256A) – Bit ISP_Done zapewniający pełne programowanie (z wyjątkiem urządzeń EPM7128A i EPM7256A) – Rezystor podciągający na pinach we/wy podczas programowania w systemie

■ Zgodność pinów z popularnymi urządzeniami 5.0 V MAX 7000S ■ PLD o wysokiej gęstości od 600 do 10 000 użytecznych bramek

■ Rozszerzony zakres temperatur

4,5-ns opóźnienia logiczne pin-to-pin z częstotliwościami licznika do 227,3 MHz

■ Interfejs MultiVoltTM I/O umożliwia pracę rdzenia urządzenia przy napięciu 3,3 V, podczas gdy piny I/O są kompatybilne z poziomami logicznymi 5,0 V, 3,3 V i 2,5 V

■ Liczba pinów w zakresie od 44 do 256 w różnych cienkich poczwórnych płaskich opakowaniach (TQFP), plastikowych poczwórnych płaskich opakowaniach (PQFP), macierzach kulkowych (BGA), zajmujących niewiele miejsca FineLine BGATM i plastikowych nośnikach chipów z wyprowadzeniami J (PLCC) pakiety

■ Obsługuje hot-socket w urządzeniach MAX 7000AE

■ Struktura ciągłego routingu programowalnego układu połączeń (PIA) zapewnia szybką i przewidywalną wydajność ■ Zgodność z PCI ■ Architektura przyjazna dla magistrali, w tym programowalna kontrola szybkości narastania ■ Opcja wyjścia z otwartym drenem

■ Programowalne rejestry makrokomórek z indywidualnymi kontrolkami wyczyszczenia, ustawienia wstępnego, zegara i zegara

■ Programowalne stany włączenia dla rejestrów makrokomórek w urządzeniach MAX 7000AE ■ Programowalny tryb oszczędzania energii dla 50% lub większej redukcji mocy w każdej makrokomórce ■ Konfigurowalny rozkład terminów produktu ekspandera, umożliwiający do 32 terminów produktu na makrokomórkę ■ Programowalny bit bezpieczeństwa dla ochrona zastrzeżonych projektów n 6 do 10 pinów lub sterowane logiką sygnały wyjściowe n Dwa globalne sygnały zegarowe z opcjonalną inwersją n Ulepszone zasoby połączeń dla lepszej routingu n Szybki czas konfiguracji wejścia zapewniony przez dedykowaną ścieżkę od pinu I/O do rejestrów makrokomórek ■ Programowalne sterowanie szybkością narastania wyjścia ■ Programowalne kołki uziemienia

Wsparcie projektowania oprogramowania oraz automatyczne umieszczanie i trasowanie zapewniane przez systemy programistyczne Altera dla komputerów PC z systemem Windows i stacji Sun SPARCstation oraz stacji roboczych HP 9000 700/800 ■ Dodatkowe wsparcie w zakresie wprowadzania projektu i symulacji zapewniane przez listę sieciową EDIF 2 0 0 i 3 0 0 pliki, biblioteka sparametryzowanych modułów (LPM), Verilog HDL, VHDL i inne interfejsy do popularnych narzędzi EDA od producentów, takich jak Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity i VeriBest ■ Wsparcie programowania za pomocą jednostki programistycznej Altera (MPU), kabel komunikacyjny MasterBlasterTM Serial/Universal Serial Bus (USB), kabel do pobierania portu równoległego ByteBlasterMVTM i kabel do pobierania danych BitBlasterTM, a także sprzęt do programowania innych producentów i dowolny plik JamTM STAPL (.jam), Jam Byte -Code File (.jbc) lub Serial Vector Format File- (.svf) z obsługą testera w obwodzie.

Karta danych programowalnego urządzenia logicznego MAX 7000A:

Programowalność w systemie

Urządzenia MAX 7000A można programować w systemie za pomocą standardowego 4-stykowego standardu IEEE Std.1149.1 (JTAG).ISP oferuje szybkie i wydajne iteracje podczas opracowywania projektu i cykli debugowania.Architektura MAX 7000A wewnętrznie generuje wysokie napięcia programowania wymagane do programowania komórek EEPROM, umożliwiając programowanie w systemie przy użyciu tylko jednego zasilacza 3,3 V.Podczas programowania w systemie piny I/O są trójstanowe i słabo podciągnięte, aby wyeliminować konflikty na płytce.Wartość podciągania wynosi nominalnie 50 kΩ.Urządzenia MAX 7000AE mają ulepszony algorytm ISP, który przyspiesza programowanie.Urządzenia te oferują również bit ISP_Done, który zapewnia bezpieczną pracę w przypadku przerwania programowania w systemie.Ten bit ISP_Done, który jest ostatnim zaprogramowanym bitem, zapobiega sterowaniu wszystkimi pinami we/wy, dopóki bit nie zostanie zaprogramowany.Ta funkcja jest dostępna tylko w urządzeniach EPM7032AE, EPM7064AE, EPM7128AE, EPM7256AE i EPM7512AE.ISP upraszcza proces produkcji, umożliwiając montowanie urządzeń na płytce drukowanej za pomocą standardowego sprzętu typu „podnieś i umieść” przed ich zaprogramowaniem.Urządzenia MAX 7000A można zaprogramować, pobierając informacje za pomocą testerów obwodów, wbudowanych procesorów, kabla komunikacyjnego Altera MasterBlaster/USB kabla, kabla do pobierania portu równoległego ByteBlasterMV i kabla szeregowego pobierania BitBlaster.Programowanie urządzeń po ich umieszczeniu na płytce eliminuje uszkodzenia ołowiu w pakietach o dużej liczbie pinów (np. pakiety QFP) w związku z obsługą urządzenia.Urządzenia MAX 7000A można przeprogramować po wysłaniu systemu w teren.Na przykład aktualizacje produktów można przeprowadzać w terenie za pomocą oprogramowania lub modemu.Programowanie w systemie można zrealizować za pomocą algorytmu adaptacyjnego lub stałego.Algorytm adaptacyjny odczytuje informacje z jednostki i dostosowuje kolejne kroki programowania, aby osiągnąć możliwie najkrótszy czas programowania dla tej jednostki.Algorytm stały wykorzystuje predefiniowaną (nieadaptacyjną) sekwencję programowania, która nie korzysta z poprawy czasu programowania algorytmu adaptacyjnego.Niektóre testery w obwodzie nie mogą programować za pomocą algorytmu adaptacyjnego.Dlatego należy użyć stałego algorytmu.Urządzenia MAX 7000AE można zaprogramować za pomocą algorytmu adaptacyjnego lub stałego (nieadaptacyjnego).Urządzenie EPM7128A i EPM7256A można zaprogramować tylko algorytmem adaptacyjnym;użytkownicy programujący te dwa urządzenia na platformach, które nie mogą używać algorytmu adaptacyjnego, powinni używać urządzeń EPM7128AE i EPM7256AE.Jam Standard Test and Programming Language (STAPL), standard JEDEC JESD 71, może być używany do programowania urządzeń MAX 7000A z testerami obwodów, komputerami PC lub wbudowanymi procesorami.

Programowalna kontrola prędkości/mocy

Urządzenia MAX 7000A oferują tryb oszczędzania energii, który obsługuje pracę przy niskim poborze mocy w zdefiniowanych przez użytkownika ścieżkach sygnału lub w całym urządzeniu.Ta cecha pozwala na zmniejszenie całkowitego rozpraszania mocy o 50% lub więcej, ponieważ większość aplikacji logicznych wymaga tylko niewielkiej części wszystkich bramek do pracy z maksymalną częstotliwością.Projektant może zaprogramować każdą pojedynczą makrokomórkę w urządzeniu MAX 7000A do pracy z dużą szybkością (tj. z włączoną opcją Turbo BitTM) lub niskim poborem mocy (tj. z wyłączoną opcją Turbo Bit).W rezultacie ścieżki o krytycznym znaczeniu dla prędkości w projekcie mogą działać z dużą prędkością, podczas gdy pozostałe ścieżki mogą działać ze zmniejszoną mocą.Makrokomórki, które działają z małą mocą, podlegają nominalnemu sumatorowi opóźnienia czasowego (tLPA) dla parametrów tLAD, tLAC, tIC, tEN, tSEXP, tACL i tCPPW.

Klasyfikacje środowiskowe i eksportowe

Dane techniczne: