W9725G6KB-25 DRAM ic Chip DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA

Szczegóły Produktu:
Miejsce pochodzenia: Tajwan
Nazwa handlowa: Winbond Electronics
Orzecznictwo: ROHS
Numer modelu: W9725G6KB-25
Zapłata:
Minimalne zamówienie: 1 sztuk
Cena: Negotiated
Szczegóły pakowania: rura
Czas dostawy: 5-8Praca
Zasady płatności: T/T, Western Union
Możliwość Supply: 12000 SZTUK

Szczegóły informacji

Kategoria: części elektroniczne Rodzina: DRAM ic Chip DDR2 SDRAM
Podkategoria: Układ scalony pamięci Status bezołowiowy: Bezołowiowe / Zgodne z RoHS, Zgodne z RoHS
Opis: IC DRAM 256MBIT RÓWNOLEGŁY 84WBGA Typ mocowania: Montaż natynkowy
Rodzaj: 56Mbit 16Mx16 1,8V Pakiet: 84-pinowe WBGA
Zakres temperatury: -40 do +85

opis produktu

W9725G6KB-25 DRAM IC Chip DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA
 
DRAM Chip DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA
 
1. OPIS OGÓLNY

W9725G6KB to 256M-bitowa pamięć DDR2 SDRAM, zorganizowana jako 4194304 słowa 4 banki 16 bitów.To urządzenie osiąga wysokie prędkości transferu do 1066 Mb/s/pin (DDR2-1066) w zastosowaniach ogólnych.W9725G6KB jest posortowany na następujące stopnie prędkości: -18, -25, 25I i -3.Części klasy -18 są zgodne ze specyfikacją DDR2-1066 (7-7-7).Części klasy -25 i 25I są zgodne ze specyfikacją DDR2-800 (5-5-5) lub DDR2-800 (6-6-6) (części klasy przemysłowej 25I, które gwarantują obsługę -40°C ≤ TCASE ≤ 95°C).Części klasy -3 są zgodne ze specyfikacją DDR2-667 (5-5-5).Wszystkie wejścia sterujące i adresowe są zsynchronizowane z parą dostarczanych zewnętrznie zegarów różnicowych.Wejścia są zatrzaskiwane w punkcie przecięcia zegarów różnicowych (wzrost CLK i spadek CLK).Wszystkie wejścia/wyjścia są synchronizowane z pojedynczą końcówką DQS lub różnicową parą DQS-DQS w sposób synchroniczny źródła.

 

2. CECHY  Zasilanie: VDD, VDDQ = 1,8 V ± 0,1 V  Architektura Double Data Rate: dwa transfery danych na cykl zegara  Opóźnienie CAS: 3, 4, 5, 6 i 7  Długość impulsu: 4 i 8  Bi -kierunkowe, różnicowe stroboskopy danych (DQS i DQS) są przesyłane / odbierane z danymi  Wyrównanie krawędzi względem danych odczytu i wyrównanie środka względem danych zapisu  DLL wyrównuje przejścia DQ i DQS z zegarem  Wejścia zegara różnicowego (CLK i CLK )  Maski danych (DM) dla zapisu danych  Polecenia wprowadzane na każdej dodatniej krawędzi CLK, maska ​​danych i danych są odnoszone do obu krawędzi DQS  Opublikowane programowalne addytywne opóźnienia CAS obsługujące wydajność magistrali poleceń i danych  Opóźnienie odczytu = opóźnienie addytywne plus CAS Opóźnienie (RL = AL + CL)  Regulacja impedancji poza chipem (OCD) i zakończenie połączenia (ODT) dla lepszej jakości sygnału  Operacja automatycznego wstępnego ładowania dla serii odczytu i zapisu  Tryby automatycznego odświeżania i automatycznego odświeżania  Wstępnie naładowane wyłączenie i aktywne wyłączenie  Maska zapisu danych  Opóźnienie zapisu = Odczyt Latency - 1 (WL = RL - 1)  Interfejs: SSTL_18  Pakowane w kulkę WBGA 84 (8x12,5 mm2), przy użyciu materiałów bezołowiowych zgodnych z RoHS.

 

Powiązane informacje o urządzeniu:

NUMER CZĘŚCI KLASA PRĘDKOŚCI TEMPERATURA ROBOCZA
W9725G6KB-18 DDR2-1066 (7-7-7) 0°C ≤ TCASE ≤ 85°C
W9725G6KB-25 DDR2-800 (5-5-5) lub DDR2-800 (6-6-6) 0°C ≤ TCASE ≤ 85°C
W9725G6KB25I DDR2-800 (5-5-5) lub DDR2-800 (6-6-6) -40°C ≤ TCASE ≤ 95°C
W9725G6KB-3 DDR2-667 (5-5-5) 0°C ≤ TCASE ≤ 85°C

 

 

Klasyfikacje środowiskowe i eksportowe
ATRYBUT OPIS
Stan RoHS Zgodny z ROHS3
Poziom wrażliwości na wilgoć (MSL) 3 (168 godzin)
ECCN EAR99
HTSUS 8542.39.0001

 
W9725G6KB-25 DRAM ic Chip DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA 0

W9725G6KB-25 DRAM ic Chip DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA 1

Skontaktuj się z nami

Wpisz swoją wiadomość

Możesz być w tych